Fig. 7.101 Frequency Divider

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Pendahuluan

2. Tujuan

7. Soal Pilihan Ganda

8. Rangkaian Proteus

9. Video

10. Download File

1. Pendahuluan [Kembali]

4-bit synchronous binary counter adalah rangkaian pencacah digital yang mampu menghitung urutan bilangan biner 4-bit secara sinkron berdasarkan sinyal clock. Disebut sinkron karena seluruh flip-flop pada rangkaian menerima sinyal clock yang sama, sehingga perubahan keluaran terjadi secara bersamaan pada setiap tepi clock. Counter ini memiliki empat keluaran biner yang dapat merepresentasikan nilai desimal dari 0 hingga 15. Setelah mencapai hitungan maksimum, keluaran akan kembali ke kondisi awal dan proses pencacahan diulang kembali secara periodik.

Rangkaian 4-bit synchronous binary counter banyak digunakan dalam sistem digital, terutama sebagai pencacah pulsa, pembagi frekuensi, pewaktu digital, dan pengendali urutan kerja sistem elektronik. Keunggulan counter sinkron dibanding counter asinkron adalah kecepatan kerja yang lebih tinggi dan kesalahan propagasi yang lebih kecil karena semua flip-flop bekerja serempak. Dalam penerapannya, counter ini dapat dimodifikasi menjadi counter modulo tertentu dengan menambahkan logika reset atau load sehingga jumlah hitungannya dapat disesuaikan dengan kebutuhan rangkaian digital.

2. Tujuan [Kembali]

Menghitung jumlah pulsa clock dalam bentuk bilangan biner 4-bit secara sinkron dan berurutan.
Membagi frekuensi sinyal clock pada rangkaian digital sesuai kebutuhan sistem.
Mendukung proses kerja sistem digital seperti pencacah pulsa, pewaktu digital, dan pengendali urutan logika dengan kecepatan dan kestabilan yang lebih baik.

3. Komponen [Kembali]

1. IC

IC adalah komponen elektronik yang terdiri dari rangkaian mikro di dalam satu chip kecil. Dalam konteks pencacah digital, IC seperti 74HC191 atau 74HC190 digunakan untuk menjalankan fungsi hitung naik/turun secara otomatis berdasarkan input clock dan kontrol lainnya.

Tabel Kebenaran:

Pin:

2. Switch dan dipswitch

Switch adalah sakelar manual yang digunakan untuk menghubungkan atau memutuskan arus listrik. DIP switch (Dual Inline Package switch) adalah kumpulan switch kecil dalam satu baris, biasa digunakan untuk memberikan input logika 1 atau 0 ke IC secara mudah dan teratur.

3. Logicstate dan sakelar

LogicState adalah alat virtual pada simulator seperti Proteus untuk memberi logika HIGH (1) atau LOW (0) ke rangkaian digital. Sakelar fisik atau virtual digunakan untuk mengubah keadaan logika tersebut, sehingga dapat digunakan sebagai input manual pada rangkaian digital.

4. Ground

Ground adalah titik referensi tegangan dalam rangkaian elektronik. Semua tegangan dalam sistem diukur relatif terhadap ground, dan biasanya berfungsi sebagai jalur arus balik menuju sumber daya.

4. Dasar Teori [Kembali]

Sebuah counter (pencacah) merupakan salah satu rangkaian logika sekuensial yang sangat penting dalam sistem digital. Counter digunakan untuk menghitung pulsa-pulsa clock yang masuk ke dalam sistem, dan hasilnya akan ditampilkan dalam bentuk keluaran digital. Berdasarkan jenisnya, counter dapat dibedakan menjadi beberapa kategori, salah satunya adalah synchronous counter, yang merupakan counter di mana semua flip-flop di dalamnya dipicu secara serempak (synchronously) oleh sinyal clock yang sama.

4-bit synchronous up/down binary counter adalah salah satu bentuk counter yang paling umum digunakan. Rangkaian ini terdiri dari empat flip-flop (biasanya JK atau D flip-flop) yang tersinkronisasi dengan sinyal clock bersama. Karena terdiri dari empat bit, maka counter ini dapat menghitung dari angka biner 0000 (desimal 0) sampai 1111 (desimal 15). Total jumlah hitungan yang dapat dihasilkan adalah 2⁴ = 16 buah kombinasi. Setiap bit merepresentasikan nilai biner sesuai dengan posisi bit-nya (bit terkecil adalah Q0, bit tertinggi adalah Q3).

Yang membuat counter ini lebih fleksibel adalah fitur up/down, di mana pengguna dapat mengatur arah pencacahan, baik naik (increment) maupun turun (decrement). Arah ini biasanya dikontrol oleh sebuah pin masukan yang bernama D̅/U (Down/Up). Apabila pin D̅/U diberi logika 1, maka counter akan menghitung naik (0, 1, 2, 3, ..., 15). Sebaliknya, jika diberi logika 0, maka counter akan menghitung turun (15, 14, 13, ..., 0). Perubahan nilai output terjadi pada setiap tepi sinyal clock, biasanya tepi naik (rising edge), tergantung karakteristik IC yang digunakan.

Dalam praktiknya, salah satu IC yang populer digunakan untuk membangun counter jenis ini adalah 74HC191, yang merupakan 4-bit synchronous up/down binary counter. IC ini memiliki beberapa pin penting seperti:

CLK (Clock): untuk menerima pulsa clock.
D̅/U (Down/Up): menentukan arah pencacahan.
E (Enable): mengaktifkan atau menonaktifkan fungsi pencacahan.
PL (Parallel Load): digunakan untuk memasukkan nilai tertentu langsung ke dalam counter.
TC (Terminal Count) dan RCO (Ripple Carry Out): memberikan sinyal keluar saat hitungan mencapai batas atas atau bawah.

Fungsi PL sangat penting apabila counter ingin memulai hitungan dari nilai tertentu selain nol. Ketika sinyal PL diaktifkan (LOW untuk IC 74HC191), nilai dari input D0–D3 akan dimuat ke dalam output Q0–Q3 secara langsung. Setelah itu, jika PL kembali nonaktif (HIGH), pencacahan dapat dilanjutkan sesuai arah dan sinyal clock.

Dalam simulasi menggunakan perangkat lunak seperti Proteus, counter ini dapat dikombinasikan dengan sakelar, tombol logika, atau DIP switch sebagai input untuk nilai awal atau arah pencacahan. Output dari counter dapat dihubungkan ke LED, 7-segment, atau display digital lainnya untuk memvisualisasikan hasil pencacahan.

Secara umum, counter ini banyak diaplikasikan dalam:

Sistem penghitung digital.
Timer.
Pengontrol urutan (sequence controller).
Pengatur waktu dalam sistem mikroprosesor.
Frekuensi divider dalam sistem komunikasi digital.

5. Example [Kembali]

Example: Counter Naik Biner 4-bit

Diketahui:

MR = H
LOAD = H
ENP = H
ENT = H

Awal output:

Q3Q2Q1Q0 = 0011

Counter diberi 3 pulsa clock.

Tentukan output akhirnya.

Jawab:

Clock 1 → 0100
Clock 2 → 0101
Clock 3 → 0110

Jadi output akhir:

0110
Desimal = 6
Hexa = 0x6

Example: Parallel Load Data

Diketahui:

D3D2D1D0 = 1010
MR = H
LOAD = L

Tentukan output Q.

Jawab:
Karena LOAD = L, maka data input langsung dimasukkan ke output.

Maka:

Q3Q2Q1Q0 = 1010
Desimal = 10
Hexa = 0xA

Jika setelah itu:

LOAD diubah menjadi H
ENP = H
ENT = H
diberi 1 clock

Maka:

1010 → 1011
Desimal = 11
Hexa = 0xB

6. Problem [Kembali]

Problem: Counter Tidak Mau Menghitung

Sebuah rangkaian 74HC161 memiliki kondisi:

MR = H
LOAD = H
ENP = H
ENT = L

Clock terus diberikan, tetapi output tetap 0101.

Mengapa counter tidak bertambah?

Jawab:
Karena ENT = L.
Pada 74HC161, counter hanya bisa menghitung jika:

ENP = H
ENT = H

Walaupun clock masuk, ENT yang LOW membuat counter masuk mode hold, sehingga output tetap:

0101
Desimal = 5
Hexa = 0x5

Problem: Output Selalu Kembali ke 0000

Diketahui:

ENP = H
ENT = H
LOAD = H

Tetapi setiap kali clock diberikan, output selalu 0000.

Apa penyebab paling mungkin?

Jawab:
Penyebab paling mungkin adalah:

MR = L

Karena MR bersifat active LOW, maka selama MR = L:

counter terus di-reset
output dipaksa menjadi 0000

Sehingga counter tidak pernah sempat menghitung.

Problem: Data Tidak Mau Counting Setelah Load

Diketahui:

D3D2D1D0 = 1100
LOAD = L

Output berhasil menjadi:

1100

Tetapi setelah diberi clock, output tidak berubah.

Apa kesalahannya?

Jawab:
Kesalahannya adalah LOAD masih tetap L.

Saat LOAD = L:

IC selalu berada pada mode parallel load
data D0–D3 terus dimasukkan ke output

Akibatnya output terus dipaksa menjadi:

1100
Desimal = 12
Hexa = 0xC

Agar counter bisa menghitung lagi:

LOAD harus diubah menjadi H terlebih dahulu.

7. Soal Pilihan Ganda [Kembali]

Saat pin MR bernilai LOW, apa yang terjadi pada output 74HC161?

A. Counter bertambah
B. Data D0–D3 di-load
C. Output menjadi 0000
D. Output menjadi 1111

Jawaban: C. Output menjadi 0000

Sebuah 74HC161 memiliki kondisi:

ENP = H
ENT = H
LOAD = H

Apa yang terjadi jika diberikan clock?

A. Counter reset
B. Counter menghitung naik
C. Data paralel masuk
D. Output tetap

Jawaban: B. Counter menghitung naik

Mengapa output 74HC161 tidak berubah walaupun clock terus diberikan?

A. MR = H
B. LOAD = H
C. ENT = L
D. D0 = H

Jawaban: C. ENT = L

8. Rangkaian Proteus [Kembali]

Prosedur:

Rangkaian pada gambar merupakan implementasi frequency divider (pembagi frekuensi) menggunakan dua buah IC 74HC161 yang disusun secara bertingkat (cascade). IC 74HC161 sendiri merupakan 4-bit synchronous binary counter yang dapat digunakan untuk melakukan pencacahan pulsa clock sekaligus menghasilkan pembagian frekuensi pada setiap output biner yang dimilikinya. Pada rangkaian ini, kedua IC dimanfaatkan untuk menurunkan frekuensi input secara bertahap sehingga dihasilkan frekuensi keluaran yang lebih kecil dari frekuensi awal.

Frekuensi input (fin) yang diberikan ke pin CLK IC U4 sebesar 6 MHz. Ketika sinyal clock masuk, IC U4 mulai melakukan pencacahan biner secara sinkron. Setiap output pada counter memiliki karakteristik pembagian frekuensi terhadap clock input. Output Q0 menghasilkan frekuensi setengah dari clock masuk, Q1 menghasilkan seperempat, Q2 menghasilkan seperdelapan, dan Q3 menghasilkan seperenambelas dari frekuensi input.

Dengan frekuensi input sebesar 6 MHz, maka pembagian frekuensi pada IC U4 menjadi:

Q0 = 6 MHz ÷ 2 = 3 MHz
Q1 = 6 MHz ÷ 4 = 1,5 MHz
Q2 = 6 MHz ÷ 8 = 750 kHz
Q3 = 6 MHz ÷ 16 = 375 kHz

Pada rangkaian ini, output Q3 dari IC U4 dihubungkan ke pin CLK IC U3. Artinya, frekuensi hasil pembagian dari counter pertama digunakan kembali sebagai clock input untuk counter kedua. Konfigurasi seperti ini membuat proses pembagian frekuensi berlangsung dua tahap sehingga frekuensi keluaran menjadi semakin kecil.

Berdasarkan hasil pengamatan osiloskop pada titik antara Q3 U4 dan CLK U3, sinyal yang muncul sudah memiliki periode yang lebih panjang dibanding sinyal clock awal. Hal ini menunjukkan bahwa frekuensi telah mengalami proses pembagian oleh counter pertama. Karena titik pengukuran berada pada jalur Q3 milik U4, maka frekuensi keluaran pertama diperoleh sebesar:

Frekuensi sebesar 375 kHz tersebut kemudian menjadi input clock bagi IC U3. Proses yang sama kembali terjadi pada IC kedua. Output-output pada U3 kembali membagi frekuensi input menjadi beberapa tingkat:

Q0 = 375 kHz ÷ 2 = 187,5 kHz
Q1 = 375 kHz ÷ 4 = 93,75 kHz
Q2 = 375 kHz ÷ 8 = 46,875 kHz
Q3 = 375 kHz ÷ 16 = 23,4375 kHz

Pengukuran osiloskop berikutnya dilakukan pada Q2 milik IC U3, sehingga frekuensi keluaran kedua diperoleh sebesar:

Bentuk gelombang pada hasil osiloskop menunjukkan bahwa periode sinyal semakin panjang setelah melewati counter kedua. Hal ini sesuai dengan prinsip pembagi frekuensi, yaitu semakin kecil frekuensi suatu sinyal maka semakin lama waktu yang diperlukan untuk menyelesaikan satu siklus gelombang.

Pada rangkaian juga terdapat gerbang logika NAND (U1) dan NOT (U2) yang digunakan untuk mengatur kondisi logika tertentu pada pin kontrol counter, seperti LOAD, MR (Master Reset), maupun jalur pengendali lainnya. Bagian ini berfungsi agar counter bekerja sesuai konfigurasi yang diinginkan dan memastikan proses pembagian frekuensi berjalan dengan benar.

Saat simulasi dijalankan, logic probe terlihat terus bergerak dan tidak berhenti. Kondisi ini normal karena sinyal clock terus berubah secara periodik sehingga output counter juga terus melakukan pencacahan selama simulasi aktif. Logic probe akan terus memperbarui kondisi logika HIGH dan LOW sesuai perubahan sinyal yang terjadi.

Secara keseluruhan, rangkaian bekerja dengan memanfaatkan dua buah IC 74HC161 yang disusun bertingkat untuk menghasilkan pembagian frekuensi secara bertahap. Frekuensi awal sebesar 6 MHz dibagi terlebih dahulu oleh IC U4, kemudian hasilnya digunakan kembali sebagai clock input bagi IC U3 untuk menghasilkan frekuensi yang lebih rendah. Metode seperti ini umum digunakan pada sistem digital yang membutuhkan clock dengan beberapa tingkat frekuensi berbeda, misalnya pada rangkaian timer, pencacah digital, maupun pembangkit sinyal berbasis counter.

Hasil akhir pengukuran menunjukkan:

Nilai tersebut sesuai dengan teori pembagi frekuensi pada pencacah biner 4-bit menggunakan IC 74HC161 yang disusun secara bertingkat.

Rangkaian 4 bit binary adder: